SK Hynix apuesta a que el empaquetado es el nuevo campo de batalla del HBM

El giro hacia el packaging

SK Hynix acaba de redefinir la cadena de suministro de chips de IA en una sola sala de conferencias en Stanford.

En Hot Chips 2026, el vicepresidente estadounidense de la compañía, Lee Jae-sik, transmitió un mensaje que sonaba académico pero contenía dientes estratégicos: la guerra del HBM ya no se gana solo con densidad de memoria. Se gana en el empaquetado.

Dur años, la narrativa fue simple: SK Hynix y Samsung compiten en altura de pila HBM, ancho de banda y rendimiento. NVIDIA elige el chip más rápido, TSMC lo empaqueta, y el resto sigue. Pero el argumento de Lee invierte esa jerarquía. En un mundo apilado en 3D, el HBM es el primer die que se coloca sobre el interpositor de silicio. Todo lo que viene después — la GPU, la entrega de energía, los pasos posteriores de empaquetado — somete a esa pila HBM a calor y estrés mecánico que nunca enfrentó en un diseño de nivel de placa 2D. La empresa de memorias no puede optimizar eso de forma aislada. Debe co-desarrollar con la fundición y la casa de empaquetado desde el primer día.

Esa oración lo cambia todo.

Por qué TSMC se convierte en el rey del juego

La implicación que los lectores en inglés suelen pasar por alto: SK Hynix está reconociendo públicamente que la capacidad de empaquetado coWoS (Chip-on-Wafer-on-Substrate) de TSMC es la restricción vinculante en la entrega de chips de IA de próxima generación.

Los GB200 de NVIDIA y los futuros sistemas de la clase Rubin, la línea MI300 y MI400 de AMD, e incluso los TPUs personalizados de Google: todos salen por las líneas de empaquetado 2.5D y emergente 3D de TSMC. SK Hynix es el principal proveedor de HBM para la mayoría de ellos. Samsung está cerrando la brecha en HBM3E y HBM4. Pero ninguno de los dos fabricantes de memorias controla el empaquetado que liga sus chips a la GPU.

Al declarar el empaquetado como el campo de batalla decisivo, SK Hynix está haciendo algo calculado: se está alineando con el titular del ecosistema. Si tú eres el líder de cadena de suministro de NVIDIA y escuchas a un proveedor de memorias decir: “co-optimizaremos con tu socio de fundición”, esa es una señal que vale la pena tomar en cuenta. SK Hynix está diciendo efectivamente que subordinará su I+D al hoja de ruta de empaquetado de TSMC, no al revés.

Ese es un movimiento más agudo de lo que parece. Samsung, que es simultáneamente competidor en memorias y operador de fundición que intenta ganar negocios de empaquetado de IA, enfrenta aquí una contradicción. Su división de fundición quiere que NVIDIA y AMD enruten por procesos rivales de TSMC, pero su división de memorias se beneficia de la misma capacidad coWoS de TSMC. La postura de co-optimización permite a SK Hynix evitar esa tensión por completo: adoptándola.

Lo que los detalles técnicos realmente significan

La presentación de Lee incluyó dos divulgaciones tecnológicas específicas que importan más que la retórica.

Primero: hybrid bonding para HBM de 20+ capas. SK Hynix confirmó que está dejando atrás las interconexiones por microbumps usadas en el HBM3E actual de 16 pilas. El hybrid bonding elimina los bumps por completo, ligando los dies directamente en el mismo plano. Las ganancias declaradas son concretas: hasta un 24 % más de espesor del die por capa y un paso de bump reducido a 18 micrómetros o menos. Dies más gruesos significan más almacenamiento por pila sin aumentar la huella. Paso más ajustado significa mayor ancho de banda. Ambas son necesarias si el HBM va de 16 capas a 20 o 24 mientras las demandas de ancho de banda de las GPUs siguen subiendo.

Segundo: una solución térmica dirigida llamada iHBM. En lugar de enfriar toda la pila de manera uniforme, SK Hynix está incorporando materiales de alta conductividad térmica en zonas específicas de calor concentrado dentro del die HBM. A medida que las velocidades de E/S aumentan, el calor se concentra en regiones predecibles: los controladores de entrada y salida cerca de la base de la pila. El enfriamiento distribuido desperdicia material y añade complejidad. El enfriamiento dirigido es una decisión de nivel de empaquetado, lo cual refuerza todo el argumento de co-optimización.

Ninguno de estos avances puede ejecutarse en el vacío. El hybrid bonding requiere alineación a nivel de fundición en adelgazamiento de wafers, precisión de alineación y gestión de presupuesto térmico. iHBM requiere que la estructura de empaquetado accommoda via térmicos y materiales de interfaz que no interfieran con el interpositor de silicio. Ambos dependen del mismo modelo de co-desarrollo que SK Hynix ahora defiende.

Quién gana, quién pierde

Los ganadores son claros. SK Hynix refuerza su posición como socia de memorias con conciencia de empaquetado — exactamente el perfil que TSMC y NVIDIA desean. Cualquier diseñador de chips de IA que valore el rendimiento y la fiabilidad térmica por encima de las especificaciones puras de HBM se beneficia de este enfoque. La división de memorias de Samsung enfrenta un camino más difícil: ahora debe igualar no solo el rendimiento del HBM3E y HBM4, sino también demostrar credibilidad en co-optimización de empaquetado con TSMC, mientras su división de fundiciones compite por ese mismo negocio de empaquetado.

Los perdedores son menos obvios pero reales. Los proveedores de memorias puros que tratan el HBM como un producto aislado — no hay muchos, pero la postura estratégica importa — verán reducirse su diferenciación. Las fundiciones fuera del ecosistema coWoS de TSMC enfrentan un muro cada vez más alto: si los diseños líderes de IA se empaquetan a través de TSMC y los proveedores de memorias están co-optimizando para esa plataforma, las rutas de empaquetado alternativas se vuelven segunda opción por defecto.

También existe un riesgo latente para toda la industria. Concentrar la optimización de empaquetado alrededor de una única plataforma de fundición crea un punto único de fallo. Una restricción de capacidad en la nueva fab de Taichung de TSMC, una disrupción geopolítica, incluso un tropiezo de proceso: cualquiera de estos se refleja en cada diseño de chip de IA que dependa del canal de co-optimización SK Hynix–TSMC. Por eso Samsung está impulsando con fuerza tanto el HBM como sus propias capacidades de package-on-package, incluso si pierde la batalla a corto plazo con NVIDIA.

Qué sigue

Es de esperar que SK Hynix anuncie programas específicos de co-optimización con TSMC y los principales diseñadores de chips de IA en los próximos seis a doce meses. Las divulgaciones de hybrid bonding e iHBM en Hot Chips no fueron especulativas: son hojas de ruta de desarrollo presentadas públicamente para consolidar expectativas de asociación.

Samsung responderá. Ya comenzó la calificación del HBM4 e invierte fuertemente en su propia I+D de empaquetado. La pregunta es si podrá replicar la narrativa de co-optimización alineada con fundición de SK Hynix mientras simultáneamente opera un negocio de fundición que compite con TSMC.

Para los compradores de cómputo de IA — proveedores de nube, laboratorios de IA, iniciativas de chips respaldadas por fondos soberanos — la lección es operativa. La selección de memorias ya no es un ejercicio de hoja de especificaciones. Es una decisión de ingeniería de sistemas que incluye al socio de fundición, el cronograma de empaquetado y el diseño térmico. Las empresas que entiendan ese cambio más temprano enviarán productos más rápido. Las demás estarán optimizando la variable equivocada.

La guerra del HBM aún se libra en silicio. Pero el campo de batalla se ha movido — y está asentado sobre un interpositor de TSMC.