韩国将内存功耗降低100倍——这对AI意味着什么

一种改变记忆体运作方式的材质

延世大学研究团队发布了一项在记忆体技术领域堪称无声地震的成果。该研究于8月25日发表在《Advanced Materials》期刊上，描述了一种自旋轨道矩（SOT）MRAM器件，其翻转磁态所需的电流仅为现有SOT MRAM的百分之一。关键并非工艺调整或新布局——而是一个材质选择。

由物理学教授赵完镐（Jo Man-ho）领导的团队，围绕铋锑（Bi₁₋ₓSbₓ）构建了该器件。这是一种低对称性拓扑材质，其电子呈现出自旋与轨道运动之间不寻常的耦合。在常规SOT MRAM中，将电流转换为足以切换存储单元的自旋扭矩，需要辅助结构——额外层、更重的材料或外加磁场——这些都会消耗电力并增加制造复杂度。而铋锑层消除了这部分开销。仅需电流即可逆转磁化。

数据简洁而在此背景下尤为非凡。自旋产生效率——即有用自旋扭矩与输入电流之比——比此前展示的SOT MRAM结构高出五倍。开关电流密度低了两个数量级。该器件可在超过10万次写入循环中维持稳定的磁翻转。这些并非边际改进。它们决定了一家记忆体技术能否跻身数据中心规格表，与需要重新思考规格表如何撰写的之间的差别。

为何"100倍"至关重要

MRAM长期以来被誉为"通用记忆体"：像闪存一样非易失、像SRAM一样快速、像DRAM一样耐用。每一场行业活动都有一张幻灯片，展示一个维恩图，MRAM位于交集处。问题始终在于功耗。读取和写入MRAM单元，尤其是达到实际应用所需密度时，所消耗的电流足以抹平其相较更成熟技术的能量优势。

SOT MRAM本应解决这个问题。通过分离读写路径，它避免了困扰早期架构的破坏性翻转，实现了亚纳秒级切换。但代价是复杂性。产生足够的自旋电流需要铂或钨等重金属、厚盖层，有时还需要外部磁偏置。这种架构带来的电流成本一直将SOT MRAM困在概念验证论文和推测性路线图领域，而非量产产线。

铋锑方案绕开了这一成本。该材质的拓扑表面态内生地产生自旋流，无需历史上必需的辅助结构。这不仅降低了功耗，还简化了堆叠结构。层数更少意味着更少的工艺步骤、更低的缺陷密度，以及更容易整合到现有晶圆厂流程中的路径。

对于边缘AI而言，这种简化正是价值所在。由电池供电的神经推理加速器无法承受在写入记忆体时浪费毫瓦级功耗。每移动一千字节所消耗的能量都超过计算本身。一个能以百分之一电流翻转的存储单元改变了运算逻辑。目前因边缘无法承受能耗预算而被迫接入云端系统变得可行。始终在线的视觉传感器、语音协处理器管线以及必须在足够容纳主动散热的热包络之外运行的自主无人机导航栈也同样可行。

数据中心角度

其对数据中心的影响更为微妙但潜力更大。记忆体带宽和能耗是当前AI训练和推理集群的瓶颈约束。GPU和TPU占据讨论中心，但互连和记忆体层吸收了总功耗预算中日益增长的部分。HBM解决了带宽问题，但并未解决层间数据传输或跨电源周期保持状态的能耗成本。

能够在大幅降低电流密度下可靠切换的SOT MRAM可能改变片上和近片缓存的经济性。它不会在明天取代HBM。但它可能以全新方式填充记忆体层级结构——占据SRAM工作区与DRAM存储库之间的低延迟、非易失利基市场，而这一区域目前被所有传统技术所忽视。

节能效果呈复利式累积。在数据中心，记忆体阵列的静态功耗是一个稳定的支出项目，与计算活动无关。降低每次写入操作所需的电流会减少阵列自身的热负荷，进而减少冷却开销，最终降低设施的电力成本。这笔账不 glamorous，但真实存在。

文献实际说了什么

该论文在一台实验室规模器件上报告了这些结果。它并未报告良率、缺陷密度或与CMOS后端的集成情况。这些问题决定了一项突破能否成为产品。自旋产生效率是先前技术的五倍，开关电流是百分之一，耐久性为10万次以上循环。三项指标均在同类型器件上测得。单个器件演示与晶圆级工艺之间的差距很大，不应假设其很短暂。

话虽如此，该材质并不稀有。铋和锑在热电和拓扑绝缘子研究中已有广泛应用。合成路线已知的。关键在于用于记忆体集成的薄膜沉积和图案化步骤是否已得到解决。论文似乎未详述完整的试产流程。它报告的是物理机制；工程方面仍有待完成。

为何英文报道偏离重点

西方半导体报道往往将韩国记忆体进展视为三星或SK海力士路线图的变体。这项突破源自延世大学的学术实验室。它不太可能吸引专为晶圆厂公告或产能扩张故事保留的通讯社关注。但它所描述的技术可能改变记忆体的架构，而不只是每千兆字节的价格。

叙事框架之所以重要，是因为竞争含义至关重要。如果SOT MRAM从实验室 curiosities转变为可制造的技术，先发优势不一定属于拥有最多DRAM市场份额的公司。它属于能够将铋锑堆叠以量产规模整合到标准CMOS工艺中的团队。这可能是韩国无晶圆厂初创公司、大学联合实验室，或提前转型的成熟厂商。论文未披露行业赞助。仅列出了大学团队。

下一步

最可能的路径是延世大学团队与一家记忆体制造商合作。赵完镐教授的团队拥有材质专业知识。晶圆厂或记忆体工厂拥有整合能力。从发表到生产级表征的时间线，对于此类早期技术通常为两到四年。10万次循环的耐久数据虽令人鼓舞，但远低于商用记忆体预期的数十亿次写入循环。这一差距需要在技术进入任何产线之前缩小。

这一成果的不寻常之处不在于功耗降低的幅度，而在于机制。一种拓扑材质完成了传统重金属被设计来执行的任务，且无需辅助结构，这是那种改变品类而非规格表的架构转变。如果工程能够赶上物理学的进展，主导半导体路线图的数据中心和边缘AI故事将需要撰写新篇章。

论文可通过DOI 10.1002/adma.74710在《Advanced Materials》获取。该成果于2026年9月8日由金素妍为《东亚科学》报道。