El avance de DRAM sin EUV de China no es la amenaza que parece
El fabricante chino CXMT afirma haber logrado un avance en DRAM 4F² sin litografía EUV, pero los analistas señalan que sus celdas podrían ser más grandes que los diseños actuales de Samsung y SK Hynix. Las implicaciones geopolíticas van más allá de la física.
Una afirmación que suena a filtración
A mediados de octubre, Chosunbiz publicó un chequeo de hechos sobre la fabricante china de memorias DRAM ChangXin Memory Technologies (CXMT), tras el anuncio de que estaba desarrollando una estructura de celda DRAM de 4F² —una que, en teoría, reduce el área de la celda de memoria en aproximadamente un tercio en comparación con los diseños 6F² que aún utilizan Samsung Electronics y SK Hynix. El titular captó la atención por lo que implicaba sobre el régimen de control de exportaciones de semiconductores: si China puede llevar la DRAM por debajo de los 10 nanómetros usando solo litografía UV profunda (DUV), los muros que Estados Unidos y sus aliados han estado construyendo alrededor de la fabricación avanzada de chips ya muestran grietas.
Esa implicación merece escrutinio. La historia es más interesante que una simple narrativa de “China supera a Corea”, pero también más trascendental para compradores globales de chips y responsables políticos que un ejercicio puramente de ingeniería. Lo que CXMT ha demostrado es un camino alternativo. Si ha construido un competidor sigue siendo una pregunta abierta —y las respuestas importan para todos los que dependen de DRAM, desde centros de datos de IA hasta fabricantes de teléfonos inteligentes.
La promesa del 4F² y la trampa del nodo de proceso
La física de la afirmación del 4F² es sencilla. En el diseño DRAM, F representa el tamaño mínimo de característica que una fundición puede imprimir. Una celda 6F² ocupa seis unidades al cuadrado de esa dimensión mínima; una celda 4F² ocupa cuatro. En teoría, eso es una reducción del 33 % en el área de celda y un aumento del 50 % en la densidad de almacenamiento en la misma huella.
Pero la teoría asume que estás imprimiendo a la misma escala. CXMT desarrolló su estructura 4F² en los nodos de proceso G4 y G5 dentro de la clase de 10 nanómetros. Samsung y SK Hynix, por su parte, persiguen nodos 0a y 0b sub-10 nanómetros con arquitecturas de transistor de canal vertical (VCT). La brecha de nodos es real y cambia por completo las matemáticas.
Kevin Cassidy en Rosenblatt Securities calculó los números y concluyó que, al tener en cuenta la diferencia en generación de proceso, las celdas 4F² de CXMT podrían ser en realidad un 34 % más grandes que las celdas 6F² existentes de Samsung y SK Hynix. Un nombre de celda más pequeño en un proceso más lento no es una ventaja. Es una evasión.
Choi Jeong-dong, gerente adjunto general en TechInsights, dijo a Chosunbiz que una comparación directa es engañosa precisamente porque las generaciones de proceso difieren. “No es apropiado hacer una comparación tecnológica simple”, dijo. “Samsung y SK Hynix continúan manteniendo ventajas en densidad de bits de nodos avanzados, eficiencia energética, rendimiento de fabricación y tecnología HBM.”
La pregunta de rendimiento que nadie responde
El indicador más importante en la fabricación de chips de memoria no es el área de celda —es el rendimiento, el porcentaje de chips funcionales en cada oblea de silicio. CXMT anunció que su proceso G5 aumentó el conteo de chips a nivel de oblea en al menos un 50 % comparado con G4. Eso suena impresionante. Pero mide chips totales, no chips buenos, y no aísla la estructura 4F² del resto de las mejoras del proceso.
Nadie ha revelado la tasa de rendimiento del 4F² de CXMT. La empresa tampoco ha publicado cifras de área de chip ni números de costo por bit para las nuevas celdas. Sin eso, cualquier afirmación sobre competitividad en producción es especulativa.
Choi señaló que dominar procesos de capacitor de alta relación de aspecto y DUV de multipatrones en G5 es una cosa. Integrar esas técnicas en una estructura de celda 4F² y ejecutarla a alto rendimiento a lo largo del tiempo es otra.
La fabricación de memoria es una maratón de mejoras incrementales. Una nueva arquitectura de celda en papel es una línea de salida, no una de meta. El hecho de que CXMT no haya compartido sus datos de rendimiento es en sí mismo un punto de datos —uno que favorece la cautela sobre la celebración.
Lo que significa realmente ir sin EUV
Aquí es donde la historia se vuelve geopolíticamente interesante. Estados Unidos ha restringido el acceso de China al equipo de litografía EUV, y el enfoque de CXMT demuestra que una ruta solo DUV puede extender la escalabilidad DRAM al menos una o dos generaciones más. Eso no es trivial. Significa que la arquitectura de control de exportaciones no es un muro sólido —es un reductor de velocidad con un desvío.
Choi reconoció la significancia: “CXMT ha asegurado una dirección para continuar la miniaturización de celdas DRAM sin EUV.” Para un país bajo sanciones tecnológicas, eso es una victoria estratégica. Para las empresas que venden herramientas EUV y para los gobiernos que habilitaron sus restricciones de exportación, es una señal de que los controles necesitan actualizarse.
El costo de ese desvío es la complejidad. El DUV de multipatrones requiere múltiples pasos de litografía para características que EUV puede imprimir en uno. Cada paso adicional añade riesgo de defecto, tiempo de ciclo y costo. En algún punto —y la mayoría de analistas sitúan ese punto por debajo de los 10 nanómetros— las economías del DUV colapsan y el EUV se vuelve inevitable. El logro de CXMT extiende la pista de rodaje, no abolice el final de la pista.
El obstáculo de la memoria para servidores
CXMT planea enviar un módulo DDR5 RDIMM basado en 4F² para servidores antes de final de 2026. La memoria para servidores es el segmento más exigente del mercado DRAM. Demanda confiabilidad a largo plazo, ciclos de calificación estrictos y relaciones profundas con OEMs y proveedores de nube que no pueden permitirse un retiro del producto. Las barreras técnicas incluyen control de corriente de fuga, variación de voltaje umbral y retención de datos —todo más difícil de manejar en una estructura de celda más ajustada.
Choi dijo que CXMT ni siquiera ha entrado en muestreo del producto y calificó un lanzamiento de final de año como “difícil y apresurado”. Incluso si un prototipo se envía, añadió, lograr producción en masa con la confiabilidad y economía que requieren los compradores de servidores es un desafío separado y mucho más grande.
Este calendario importa porque la DRAM para servidores es donde los márgenes son más altos y donde Samsung y SK Hynix tienen el bloqueo de clientes más fuerte. Si CXMT tropieza aquí, el anuncio del 4F² permanece como una demostración tecnológica en lugar de una amenaza de mercado.
Quién gana, quién pierde, qué sigue
Los ganadores del anuncio de CXMT no son las empresas que compran DRAM hoy —son los responsables políticos en Washington, Ámsterdam y Tokio que ahora enfrentarán presión renovada para cerrar la laguna del multipatrones DUV. Los controles de exportación que se centraron exclusivamente en equipo EUV siempre fueron incompletos. El trabajo de CXMT hace visible esa incompletud.
Los perdedores a corto plazo no son nadie. Samsung y SK Hynix retienen su liderazgo en densidad, rendimiento, eficiencia energética y HBM —este último siendo la memoria crítica para aceleradores de IA. Su foso sigue siendo amplio. Pero el foso es más estrecho que hace doce meses, y CXMT está cavando más rápido.
La pérdida mayor, si esta trayectoria continúa, recae sobre el propio sistema de control de exportaciones. Cada generación de avance solo DUV extiende la ventana en la que la memoria china puede alcanzar paridad con chips diseñados coreanos y estadounidenses sin violar la restricción EUV. Eso es una filtración lenta, no una inundación —pero las filtraciones se acumulan.
Lo que sigue depende de tres variables. Primero, si CXMT puede convertir su diseño 4F² en un producto de alto rendimiento y costo competitivo antes de que las economías del multipatrones DUV deterioren por debajo de los 10 nanómetros. Segundo, si Samsung y SK Hynix pueden mantener su ventaja de rendimiento mientras se mueven a arquitecturas VCT y nodos 0a. Tercero, si Estados Unidos y sus socios expanden los controles de exportación para cubrir herramientas y procesos avanzados de multipatrones DUV —un objetivo políticamente más complejo que EUV, pero uno que puede ser necesario.
Para compradores de chips, la conclusión inmediata es simple: no apuestes a que las celdas 4F² de CXMT desplacen la DRAM coreana de ninguna manera significativa antes de 2028. El desafío de ingeniería es real. La realidad comercial aún no está ahí.
Para todos los demás, la conclusión es ligeramente menos cómoda. China acaba de demostrar que puede encontrar una ruta alrededor de un pilar clave de la política de exportación de semiconductores. La pregunta ya no es si lo intentará. Es qué tan rápido puede correr antes de que la ruta se agote.