business 7 min de lectura

La apuesta de Samsung con High-NA podría voltear el orden de jerarquía en chips de memoria

El objetivo de Samsung de desplegar litografía High-NA EUV para DRAM antes de 2028 lo coloca por delante del cronograma de TSMC de 2030 y desafía la ventaja temprana de Intel, remodelando la jerarquía competitiva de la fabricación de chips de próxima generación.

  • Samsung
  • semiconductores
  • Intel
  • IA
  • TSMC
  • semiconductores chinos
  • ASML
  • litografía de semiconductores

La verdadera historia detrás de la carrera por High-NA EUV

Cuando Samsung anunció que apunta a equipos High-NA EUV para 2028, el titular no era solo otra línea temporal corporativa más. Era una declaración de que Samsung pretende liderar la próxima generación de fabricación de chips de memoria — un dominio donde históricamente ha dominado pero donde recientemente ha flaqueado en el liderazgo de nodos de proceso.

Tres compañías compiten ahora por usar la máquina más cara jamás construida por ASML. Intel ya comenzó a usar High-NA EUV en capas selectas de su proceso 18A, entregando chips este año. TSMC dijo que comenzará en 2030. Samsung apunta a 2028, dos años por delante de su rival más cercano en foundry.

Las apuestas se miden en cientos de millones de euros por sistema. Cada herramienta High-NA EUV cuesta hasta 350 millones de euros, más del doble del precio de las máquinas EUV de generación actual que cuestan aproximadamente 200 millones cada una. Una sola unidad cuesta casi cuatro veces más que un caza F-35. Y este es solo el equipo de litografía, no una inversión completa de fabricación.

Por qué la línea temporal de Samsung es la parte inquietante

La ambición de Samsung de operar High-NA EUV para producción de DRAM para 2028 es notable porque DRAM no es donde se centra la atención inmediata de la industria. La narrativa de los chips de IA ha sido dominada por la competencia en procesos lógicos: los nodos de vanguardia de TSMC, el largamente esperado resurgimiento de Intel con 18A, y el empuje implacable hacia transistores más pequeños en GPUs y aceleradores personalizados.

Pero DRAM está experimentando su propia transformación. La memoria de alto ancho de banda, o HBM, esencial para cada chip principal de entrenamiento de IA, es un producto DRAM. El movimiento de Samsung sugiere que ve High-NA EUV no simplemente como una ruta de actualización de nodos lógicos, sino como una palanca para acelerar las mejoras de densidad y rendimiento que necesita la memoria de próxima generación que requieren los servidores de IA.

Si Samsung tiene éxito en desplegar High-NA EUV para DRAM para 2028, podría recuperar una ventaja estructural en el segmento de memoria que alimenta directamente la cadena de suministro de computación de IA. Eso le daría palanca más allá del negocio de foundry, algo que a Samsung le ha faltado mientras Intel y TSMC han luchado por la supremacía en nodos lógicos.

La ventaja temprana de Intel es real pero estrecha

Intel recibió sus primeras herramientas High-NA EUV en 2024 y comenzó a usarlas en partes de la pila de capas de chip 18A este año. Eso le da a Intel una ventaja de casi dos años sobre Samsung y una ventaja de seis años sobre TSMC. En la fabricación de semiconductores, dos años es una eternidad.

Pero la ventaja de Intel viene con advertencias importantes. Las luchas anteriores de la empresa con retrasos de proceso, particularmente en sus nodos de 10 y 7 nanómetros, que alimentaron directamente la decisión de adoptar High-NA EUV de manera agresiva, significan que el estado de primerMovedor de Intel nació en parte de la necesidad más que de una estrategia pura. El propio proceso 18A aún no ha demostrado ser viable a volumen en el competitivo mercado de foundry.

Intel está usando High-NA EUV de forma selectiva, en “algunas capas” de 18A, según Nikkei Asia. Eso no es lo mismo que una migración completa de proceso. La pregunta es si el uso selectivo del equipo más caro del mundo se traducirá en una ventaja significativa de rendimiento o eficiencia lo suficientemente grande como para justificar el costo.

La pausa de TSMC siempre fue un cálculo

La línea temporal de 2030 de TSMC no es señal de debilidad. Es una respuesta racional a la economía de High-NA EUV. Cuando el liderazgo de TSMC calificó a las herramientas EUV existentes como demasiado costosas para implementar de manera amplia a finales de 2019, el mercado leyó eso como prudencia. A la luz de lo ocurrido, fue calibración.

El negocio de foundry de TSMC se basa en escala y estabilidad de rendimiento a través de miles de diseños. High-NA EUV está sin probar a volumen, es enormemente costoso y exige nuevo trabajo de integración de procesos. TSMC parece estar esperando a que la tecnología madure y a que la curva de costos descienda antes de comprometer a su base de clientes con un nodo de proceso que nunca se ha demostrado en producción masiva.

Esa estrategia protege los márgenes de TSMC. Pero también significa ceder la narrativa, y potencialmente algunas de las primeras victorias de diseño en la frontera más avanzada, a competidores dispuestos a absorber el riesgo.

La jerarquía de chips de memoria podría cambiar

La implicación más importante del objetivo de Samsung para 2028 es lo que señala sobre hacia dónde se migra el valor en la cadena de suministro de semiconductores. Durante décadas, la jerarquía fue clara: TSMC lidera en lógica avanzada, Samsung lidera en memoria, e Intel abarcaba ambos con éxito variable.

La IA está difuminando esas líneas. Cada acelerador de IA importante, las series H100 y B100 de Nvidia, los TPU de Google, el Trainium de Amazon, dependen de HBM, que Samsung produce. Si Samsung puede usar High-NA EUV para empujar la densidad de HBM más alto y lograr mayor rendimiento más rápido que los competidores puedan igualar, gana palanca estratégica sobre los mismos chips que impulsan el boom de la IA.

Ese es el cambio silencioso que la industria podría estar subestimando. El debate público se centra en nodos lógicos y cantidades de transistores. Pero el lado de memoria de la ecuación, donde Samsung sostiene la posición más fuerte, es donde la próxima ronda de presión competitiva aterrizará primero.

Quién gana y quién pierde

Samsung gana si su objetivo de 2028 es alcanzable. Recupera el dominio narrativo, fortalece su negocio de memoria con una ventaja tecnológica, y crea un cuello de botella potencial para competidores que dependen del suministro de HBM. También envía una señal a los clientes de que Samsung está dispuesta a absorber un gasto de capital enorme por posicionamiento estratégico.

El uso temprano de High-NA EUV por parte de Intel le da un impulso de credibilidad en sus ambiciones de foundry, pero solo si 18A ofrece rendimiento y rendimiento sostenidos. Si el proceso tropieza, el equipo costoso se convierte en un pasivo en lugar de un activo.

La línea temporal más lenta de TSMC es estratégicamente defendible pero costosa en términos de reputación. En una industria donde las primeras impresiones moldean las decisiones de los clientes, ser el último en desplegar la herramienta más avanzada importa, incluso si la herramienta en sí aún no está probada a escala.

ASML se beneficia sin importar qué. El monopolio de la compañía en High-NA EUV significa que cada venta va directamente a sus resultados, y tres grandes foundries que se comprometen con la tecnología validan toda la hoja de ruta.

Qué sigue

La industria de semiconductores está entrando en una fase donde la brecha entre el equipo más avanzado y todo lo demás se ensancha aún más. SMIC de China no puede adquirir herramientas High-NA EUV bajo las actuales regulaciones de exportación de EE.UU. y Países Bajos. Incluso el acceso a EUV de generación actual está restringido. Esa restricción aísla a China de la frontera más avanzada no solo hoy sino durante el futuro previsible.

Para Samsung, Intel y TSMC, los próximos 18 meses serán críticos. Intel ya está ejecutando High-NA EUV en capas limitadas. Samsung debe demostrar que su objetivo de 2028 es real y no aspiracional. TSMC enfrentará una creciente presión de clientes que quieren asegurarse de que su línea temporal posterior no refleja dudas tecnológicas.

El precio de entrada a la próxima generación de fabricación de chips ahora supera los 350 millones de euros por herramienta. Eso no es una barrera, es un filtro. Solo las compañías que puedan absorber ese costo y aún así entregar productos competitivos permanecerán en la carrera. Todos los demás ya van detrás.