Samsung y SK Hynix rompen con el HBM: esto lo cambia todo

La verdadera historia detrás de HBM4E

Samsung y SK Hynix se presentaron hombro con hombro en SEDEX 2026 en Seúl y desvelaron el mismo producto estandarte: HBM4E, la séptima generación de memoria de alto ancho de banda. Pero leer los comunicados de prensa sería perderse el punto central. Ambas compañías usaron el lanzamiento de HBM4E como plataforma para algo más amplio: una reestructuración fundamental de cómo se asienta la memoria dentro de un sistema de inteligencia artificial.

Las cifras de ancho de banda son impresionantes. El HBM4E de Samsung impulsa 16 gigabits por segundo por pin, frente a los 14 Gbps del HBM4, con un rendimiento máximo de 3,6 terabytes por segundo. Una pila de 12 capas contiene 48 gigabytes, un salto superior al 30 por ciento respecto a la generación anterior. SK Hynix igualó la cifra de 16 Gbps y afirmó una mejora del 20 por ciento en la eficiencia energética. Estas son ganancias incrementales a lo largo de una curva conocida.

Las arquitecturas anunciadas junto al HBM4E, en cambio, no lo son.

zHBM cambia la geometría del cuello de botella

Samsung mostró un modelo de zHBM: una estructura de memoria tridimensional en la que la pila HBM se sitúa directamente sobre el die de la GPU en lugar de estar a su lado en el interposer. Esto no es un ajuste menor de encapsulado. Comprime la distancia física que deben recorrer los datos entre el procesador y la memoria, que es precisamente donde vive el cuello de botella del entrenamiento de IA.

Cada generación de HBM ha perseguido más ancho de banda. Cada mejora también eleva la densidad de potencia y las restricciones térmicas en el paquete. Apilar memoria sobre el procesador en lugar de hacerlo a su lado traslada el problema de ingeniería del nivel de placa al nivel de fabricación, donde Samsung ha estado construyendo sus capacidades de foundry y empaquetado avanzado durante años. Esa alineación de estrategia e infraestructura importa más que cualquier especificación de producto puntual.

Samsung también exhibió LPDDR-PIM, un enfoque de procesamiento en memoria que realiza parte del cómputo dentro del propio die de memoria. La lógica es sencilla y difícil de ignorar: si puedes ejecutar una porción de la carga de trabajo de IA dentro de la pila de memoria, reduces el número de viajes de ida y vuelta entre memoria y procesador, lo que ahorra tiempo y energía. La compañía lo posicionó para dispositivos de IA en el borde de la red, donde los presupuestos de potencia son más ajustados y cada vatio cuenta.

HBF introduce una nueva capa entre HBM y SSD

SK Hynix tomó una ruta arquitectónica diferente. En lugar de reorganizar la geometría GPU-empaquetado, propuso insertar una nueva capa de memoria entre HBM y el almacenamiento NAND flash. La compañía lo llama HBF —high-bandwidth flash— y afirma que puede ofrecer aproximadamente diez veces la capacidad del HBM convencional, manteniendo un alto throughput de datos.

Los servidores de IA actuales ya apilan múltiples tecnologías de memoria: HBM más cerca de la GPU, luego DRAM, y luego almacenamiento SSD. Cada salto entre estas capas introduce latencia. La visión de SK Hynix es llenar el vacío entre la velocidad de HBM y la capacidad de NAND con un medio que sea más rápido que el flash y mucho más capaz que HBM. Si ese medio se materializa como un nuevo tipo de NAND, un material de cambio de fase o algo completamente distinto sigue sin estar claro. Lo que sí está claro es que la idea refleja una convicción creciente en toda la industria: el ancho de banda por sí solo no resuelve la crisis de memoria para IA.

La implicación más amplia es que la jerarquía de memoria para IA está a punto de expandirse de tres capas a cuatro o cinco, y quien defina las interfaces entre esas capas capturará un valor significativo.

El multiplicador de 2030 es el verdadero motor

El vice chairman de desarrollo de SK Hynix, An Hyun, predicó en el evento que el rendimiento de la infraestructura de IA crecerá aproximadamente veinte veces para 2030 en comparación con hoy. Ese es un número sorprendentemente específico por parte de una compañía que normalmente no hace declaraciones prospectivas de tal magnitud en ferias comerciales. No se especificó si se refería a throughput de cómputo, a datos totales movidos o a una capacidad a nivel de sistema.

La dirección es inequívoca, independientemente. Los roadmaps actuales de HBM persiguen mejoras lineales en ancho de banda y conteo de capas. El volumen de datos que un sistema de IA debe trasladar entre memoria y procesador escala más rápido de lo que la memoria puede seguir en las trayectorias actuales. Tanto las empresas coreanas parecen estar apostando a que la innovación arquitectónica —apilado, cómputo in-memory, nuevas capas de memoria— cerrará la brecha que las mejoras puras en nodo de proceso no pueden.

Esta es una apuesta contra la suposición de que la memoria continuará escalando a lo largo de la misma curva que ha seguido desde HBM2. También es una apuesta a que Corea pueda aprovechar su posición dominante en la fabricación de DRAM para remodelar toda la arquitectura de memoria para IA, no solo proveer componentes dentro del diseño de otro.

El empaquetado es la nueva frontera

Lo que recibió menos atención en el show pero podría importar más es la dimensión del empaquetado. Samsung exhibió sus tecnologías avanzadas de packaging 2.3D Cube-E y 3D Cube-H junto al die base de HBM4E, fabricado mediante un proceso de foundry de 4 nanómetros. El mensaje es que la competitividad de la memoria de nueva generación depende de más que la densidad de celdas. Depende de qué tan estrechamente puedan integrarse memoria, lógica e interconexión.

SK Hynix enfatizó su asociación con Nvidia, exhibiendo un wafer de HBM firmado por Jensen Huang junto con muestras validadas para la plataforma Vera Rubin de Nvidia. El subtexto es que el acceso a arquitecturas GPU líderes determina qué proveedores de memoria pasan de ser vendedores de componentes a co-desarrolladores de sistemas. Las compañías que se incrustan en los ciclos de diseño de GPU desde temprano moldearán la jerarquía de memoria para la próxima generación de hardware de IA.

Quién gana, quién pierde

La estrategia de Samsung se apoya en la integración vertical: controla la manufactura de memoria, lógica de foundry y empaquetado bajo un mismo techo. Esa estructura le permite ofrecer a los clientes una pila coordinada desde el silicio hasta el sistema. El riesgo es que cada capa es intensiva en capital y los plazos para la comercialización de zHBM y PIM siguen siendo inciertos.

SK Hynix está persiguiendo una ruta diferente: especializándose en innovación de capas de memoria mientras profundiza relaciones de co-desarrollo con líderes en GPU. El concepto HBF podría abrir un nuevo segmento de mercado si alcanza producción. El riesgo es que depende de que un cliente o un organismo normalizador adopte una capa de memoria completamente nueva en una jerarquía establecida; una tarea titánica cuando los proveedores consolidados ya tienen diseños bloqueados.

Intel y TSMC enfrentan un problema común. Ninguno fabrica la DRAM que alimenta los aceleradores de IA, y ambos compiten por definir cómo se integra la memoria con sus ofertas de foundry y empaquetado. Si Samsung y SK Hynix logran establecer nuevas jerarquías de memoria, ganarán palanca sobre los arquitectos de sistema que dependen de sus productos.

La cobertura occidental de la guerra de chips de IA se centra casi exclusivamente en el rendimiento de GPU y los clústeres de entrenamiento. Los movimientos coreanos en SEDEX señalan que la próxima restricción podría no ser el cómputo en absoluto; podría ser qué tan eficientemente un sistema mueve datos entre las capas que lo almacenan.

Qué ocurre después

Tanto zHBM como HBF aún están en desarrollo. La disponibilidad comercial, la adopción por parte de clientes y los rendimientos de fabricación son desconocidos. Las compañías están plantando banderas ahora, antes de que los estándares de la industria se solidifiquen alrededor de la arquitectura que resulte ganadora. Ese es un patrón reconocible en la competencia semiconductor: anunciar el roadmap temprano, asegurar victorias de diseño y dejar que la manufactura se ponga al día.

El ciclo de producto HBM4E en sí mismo será la primera prueba. Samsung ya ha enviado muestras de 12 capas y planea variantes de 8 y 16 capas. SK Hynix está en validación con clientes principales. whichever compañía logre las primeras victorias de diseño en volumen para aceleradores de IA de nueva generación establecerá la arquitectura de referencia que otros seguirán.

El cuello de botella de memoria en IA no se está reduciendo. Se está desplazando de una pregunta sobre qué tan rápido se mueven los datos a una pregunta sobre dónde viven los datos en relación con el procesador que los necesita. Samsung y SK Hynix están apostando a que la respuesta a esa pregunta determinará quién se beneficia de la próxima década de construcción de infraestructura de IA.