La IA acaba de diseñar una CPU y ejecutar Doom en ella
GPT-5.6 Sol construyó un procesador RISC-V virtual a partir de puertas lógicas y ejecutó Doom; un salto de la generación de código al diseño de hardware que podría transformar la forma en que entendemos la ingeniería autónoma.
La CPU que no es real, ejecutando el juego que demuestra que sí lo es
El GPT-5.6 Sol de OpenAI esta vez no solo escribió código. Diseñó una CPU virtual, interconectó puertas lógicas, registros, unidades de memoria y una unidad lógico-aritmética, y luego inició Doom sobre ella. El resultado apareció en X la semana pasada de la mano de Angel Bogado, investigador en computación con IA e influyente técnico, quien documentó el experimento.
El procesador, bautizado como Codex-R32, se ejecuta dentro del entorno sandbox de Turing Complete —un juego educativo de ciencias de la computación en el que los jugadores construyen procesadores desde cero—. El modelo produjo una arquitectura RISC-V funcional en formato del conjunto de instrucciones RV32IM. Doom se compiló a través del puerto en C PureDOOM y se ejecutó directamente sobre el silicio diseñado por IA que solo existe como puertas lógicas en un simulador basado en navegador.
Eso es lo que importa. No los fotogramas por segundo. No el rendimiento. El hecho de que el modelo comprendiera suficiente lógica digital y arquitectura de procesadores como para construir algo capaz de ejecutar código binario real.
Más allá de la generación de código hacia el diseño de sistemas
Durante los últimos dos años, la narrativa de la IA ha estado dominada por asistentes de codificación. GitHub Copilot. Claude. Codex. La historia siempre era la misma: la IA escribe software más rápido que los humanos. Esa historia se ha agotado. Todos los modelos principales ahora lo hacen. La pregunta interesante es qué sigue.
Esta demostración apunta hacia el diseño autónomo de hardware. Programar y diseñar hardware no son el mismo problema. El software vive en un mundo de abstracciones —compiladores, entornos de ejecución, máquinas virtuales—. El hardware se asienta más cerca de las restricciones físicas: temporización, potencia, ciclos de reloj, propagación de señales. Lograr que una CPU funcione correctamente significaba que la IA tenía que razonar sobre esas restricciones de nivel inferior sin abstraerlas.
La valoración de Bogado fue característicamente directa: “Esto es una locura”. Algunos comentaristas preguntaron de inmediato si GPT-5.6 Sol también podía ejecutar Crysis, el antiguo benchmark meme de capacidad del sistema. La respuesta del propio modelo fue autoconsciente: dijo que necesitaría crear una GPU, agregar varios gigabytes de RAM y enrutamiento de circuitos lo suficientemente grandes como para verse desde la órbita. Una forma de eludir la pregunta basada en un conocimiento técnico honesto de sí mismo.
Qué significa esto para la industria de los semiconductores
La implicación inmediata es modesta. Codex-R32 no compite con la serie M de Apple ni con las arquitecturas de NVIDIA. Ejecuta Doom a un ritmo que no describirías como fluido. El sandbox de Turing Complete es educativo, no de grado de producción. Un flujo EDA (automatización de diseño electrónico) real implica síntesis, colocación y enrutamiento, cierre de temporización, análisis de potencia y verificación de tape-out; nada de lo cual esta demostración aborda.
Pero la dirección importa más que la distancia recorrida en una sola zancada.
La industria de los semiconductores ha estado automatizando silenciosamente partes del diseño de chips durante años. Herramientas de compañías como Synopsys y Cadence ya asisten con el diseño y verificación a nivel de transferencia de registros. Lo que esta demostración muestra es que el razonamiento de modelos fundamentales ahora puede operar a través de dominios que antes estaban aislados: la comprensión del lenguaje natural encontrándose con la síntesis de lógica digital. Una IA que puede leer una especificación y producir un procesador funcional es una clase de herramienta distinta a aquella que solo autocompleta tu Verilog.
Esto no reemplaza a los arquitectos de chips humanos. Pero sí reduce la barrera de entrada para prototipado y uso educativo, y señala hacia un futuro en el que el inicio del desarrollo de hardware —especificación, exploración de arquitectura, generación temprana de RTL— se vuelva cada vez más asistido por modelos capaces.
La importancia es metodológica, no espectacular
Hay varias razones para no sobreinterpretar este momento. El entorno de simulación impone límites duros. La CPU no tiene unidad de punto flotante más allá de operaciones ALU básicas. No hay jerarquía de caché, ni ejecución fuera de orden, ni características modernas de pipeline. El hecho de que Doom se ejecute en ella es impresionante para una prueba de concepto. No es un chip que se fabrique.
Pero el cambio metodológico es real. Las primeras demostraciones de IA en codificación evidenciaban completación de patrones y producción de sintaxis. Esta requirió que el modelo mantuviera el estado a través de múltiples niveles de abstracción simultáneamente: comprendiendo tanto el programa de alto nivel como los arreglos de puertas de bajo nivel que lo ejecutan. Eso es pensamiento de sistemas, no solo coincidencia de patrones.
El sandbox de Turing Complete también es una restricción que juega a favor del modelo. Opera dentro de un espacio arquitectónico conocido y simplificado. Generalizar esto al diseño completo de chips requeriría manejar mucha más ambigüedad, muchas más formas de fallo y realidades físicas que el sandbox ignora por completo.
Quiénes ganan, quiénes pierden
Los ganadores aquí son las plataformas educativas y cualquier persona que haga prototipado de hardware fuera de las principales casas de silicio. Turing Complete y herramientas similares se vuelven dramáticamente más útiles cuando los estudiantes pueden pedirle a una IA que demuestre un diseño funcional en lugar de solo describirlo. Los desarrolladores profesionales de FPGA y los constructores de la comunidad RISC-V ganan nuevos flujos de trabajo para iteración rápida.
Los perdedores son menos claros. Ningún empleo desaparece por esta sola demostración. Pero la trayectoria favorece a las organizaciones que puedan integrar modelos capaces en sus procesos de revisión de diseño. Las firmas que traten a la IA como un acompañante de codificación en lugar de un socio de diseño podrían verse rezagadas primero en el lado de la arquitectura, antes de que las herramientas EDA se pongan al día.
Qué sigue
Bogado y otros observadores ya han señalado la siguiente pregunta obvia: ¿puede el modelo diseñar su propia GPU? ¿Puede escalar a un procesador con etapas de pipeline, predicción de ramas y quizás incluso una caché sencilla? ¿Puede producir RTL realmente sintetizable en lugar de una descripción a nivel de simulador?
El propio modelo respondió con honestidad. Necesita más memoria, más transistores y, presumably, otra ronda de razonamiento arquitectónico. El salto de una CPU de juguete a un procesador útil es grande, pero no imposible: está en el mismo orden de magnitud que el salto de escribir scripts simples a construir compiladores.
Lo significativo de este momento no es que la IA ahora pueda diseñar hardware. Es que el límite de lo que la IA puede ayudar ha avanzando más allá del código, hacia los sistemas. La próxima pregunta competitiva de la industria no es si los modelos pueden generar RTL. Es si pueden generar RTL que sobreviva al cierre de temporización.