Más allá de HBM4E: la carrera de Corea por redefinir la memoria AI
Samsung y SK Hynix ya no compiten solo en velocidad HBM4E. Sus próximos pasos —apilar memoria directamente en las GPU, fusionar flash con DRAM y replantear la alimentación eléctrica— podrían transformar la arquitectura de los sistemas de IA.
La base de HBM4E ya está aquí
Samsung y SK Hynix ya enviaron muestras de HBM4E a sus clientes. Samsung anunció su producto de 12 capas y 48 GB en mayo; SK Hynix lo siguió en junio. En SEDEX 2026, celebrado en el COEX del distrito de Gangnam en Seúl del 14 al 16 de octubre, ninguna de las dos empresas trató a HBM4E como la meta final. Lo usaron como plataforma de lanzamiento.
Los números son reveladores. El HBM4E de Samsung combina un chip DRAM de 6.ª generación de 1c con un chip base fabricado en 4 nm, elevando la velocidad por pin de 14 Gbps a 16 Gbps, una ganancia superior al 20 %. El ancho de banda máximo alcanza los 3,6 terabytes por segundo. La versión de SK Hynix iguala ese objetivo de 16 Gbps mientras afirma una mejora del 20 % en eficiencia energética respecto al HBM4. Ambas son actualizaciones significativas. Pero la verdadera historia en SEDEX fue lo que se encuentra más allá.
Dos diseños distintos para el mismo problema
El cuello de botella de la inteligencia artificial ya no es solo qué tan rápido puede mover datos la memoria. Es qué tan lejos debe viajar esa información.
La respuesta de Samsung es zHBM: una estructura 3D que apila la memoria directamente sobre la GPU en lugar de colocarla a un costado del sustrato. La distancia física entre el procesamiento y el almacenamiento se reduce drásticamente. Los datos se mueven más rápido. El consumo cae. Samsung también mostró LPDDR-PIM, que realiza cómputo dentro de la memoria misma, reduciendo la cantidad de viajes de ida y vuelta al procesador. Junto a esto, presentó una solución NAND 3D llamada zNAND-O, dirigida a dispositivos de IA en el borde donde la energía y el espacio son restricciones aún más apretadas.
SK Hynix tomó un camino diferente con HBF: flash de alto ancho de banda. La idea es cerrar la brecha entre la velocidad cruda del HBM y la densidad del NAND. HBF promete aproximadamente diez veces la capacidad de almacenamiento del HBM convencional mientras mantiene un alto rendimiento. En la práctica, eso significa que un sistema podría almacenar mucha más parte de los pesos de un modelo de lenguaje grande en memoria de acceso rápido durante la inferencia, en lugar de estar intercambiando datos entre las distintas capas de la jerarquía.
No se trata de mejoras incrementales. Representan filosofías divergentes sobre cómo debería organizarse la infraestructura de IA. Samsung empuja hacia la integración vertical: memoria sobre el procesamiento, procesamiento dentro de la memoria. SK Hynix empuja hacia la estratificación arquitectónica: una nueva capa de memoria entre el HBM y el almacenamiento que redefine la forma de todo el servidor.
La guerra del empaquetado es la competencia real
El HBM4E por sí solo no requeriría el tipo de capacidades de fundición y empaquetado que Samsung y SK Hynix exhiben hoy junto a sus propios pasos. El chip base que se ubica debajo del DRAM apilado —la pieza que maneja la entrega de energía, las señales y la gestión térmica— se está tornando cada vez más un desafío de diseño tanto como de fabricación.
Samsung mostró un chip base de 4 nm para HBM4E, una oblea gate-all-around de 2 nm y dos enfoques avanzados de empaquetado: 2.3D Cube-E y 3D Cube-H. El mensaje es claro. Samsung quiere vender memoria, diseño de lógica y empaquetado como un paquete integral, literalmente. Los clientes que construyan aceleradores de IA personalizados necesitarán cada vez más un aliado que entienda los tres aspectos.
SK Hynix hizo un movimiento paralelo, exhibiendo una oblea con la firma de Jensen Huang para la próxima plataforma de superchip Vera Rubin de Nvidia. Eso es una señal de credibilidad tanto como un anuncio de producto. SK Hynix está diciendo: estamos integrados en la plataforma de IA más importante del mundo, y nuestro plan va más allá de los productos actuales.
Qué significa esto para la inferencia de IA
El cambio de entrenamiento a inferencia es el cambio estructural que impulsa todo esto. El entrenamiento requiere un ancho de banda masivo por un tiempo limitado. La inferencia es una carga de trabajo continua y sensible a la latencia que opera contra modelos que siguen creciendo. Cada parámetro adicional empuja más duro contra el muro de memoria.
Un modelo que cabe por completo en HBM durante la inferencia evita el costoso traslado de datos de DRAM a flash que domina el consumo energético en los servidores de hoy. Si HBF cumple su promesa, podría trasladar una porción significativa de los pesos del modelo a esa capa de acceso rápido. zHBM podría hacer esa capa más pequeña y eficiente al ubicarla más cerca del procesador. Ambos enfoques apuntan al mismo problema desde ángulos distintos.
La Cumbre OCP de principio de año sumó peso técnico a la dirección de memoria CXL, en la que se alinea el concepto HBF de SK Hynix. CXL permite que la memoria se agrupe y distribuya entre servidores: una arquitectura fundamentalmente distinta del modelo actual donde cada GPU lleva su propio conjunto de HBM. Si los agrupamientos de memoria basados en CXL demuestran ser viables a gran escala, los actores que entiendan tanto la jerarquía de memoria como la pila de protocolos obtendrán una ventaja estructural.
Quiénes ganan, quiénes pierden
Los ganadores en esta fase son las compañías que puedan entregar estas arquitecturas a volumen. Samsung y SK Hynix tienen las relaciones con fundiciones, el conocimiento en empaquetado y el acceso a clientes. Nvidia, AMD y los principales proveedores de nube son los clientes que observan con atención.
El perdedor de hoy es el statu quo. La jerarquía de memoria estratificada —HBM junto a la GPU, DRAM abajo, SSD más abajo— está siendo cuestionada simultáneamente por ambos fabricantes coreanos. Si alguno de estos, zHBM u HBF, resulta viable comercialmente primero, cambiará las reglas de diseño para cada servidor de IA construido en los próximos cinco años.
Hay una advertencia. Tanto zHBM como HBF siguen en desarrollo. El prototipo zHBM de Samsung se exhibió como un modelo a escala. An Hyun de SK Hynix describió HBF y el DRAM apilado 3D como parte de un plan hacia 2030, cuando espera que el rendimiento de la infraestructura de IA crezca aproximadamente veinte veces respecto a los niveles actuales. Ninguna tecnología tiene fecha de envío. La adopción por parte de los clientes está sin confirmar.
Qué viene después
La carrera ya no trata solo de quién puede apilar más chips DRAM o alcanzar más Gbps. Se trata de quién pueda redefinir la arquitectura de memoria de los sistemas de IA antes de que la siguiente generación de modelos haga insostenible económicamente el diseño actual. Samsung apuesta por la proximidad y la integración. SK Hynix apuesta por la jerarquía y la capacidad. Ambas son apuestas razonables. La que aterrice primero establecerá el estándar.
SEDEX 2026 mostró que ambas empresas están serias respecto a jugar más allá de la memoria. Esa es la señal que vale la pena observar.