Samsung apuesta todo al chip por la herramienta de próxima generación de ASML
El giro de Samsung hacia las máscaras fotográficas de 12 pulgadas para EUV de alta-NA le da una ventaja de cinco años sobre TSMC en memoria de nueva generación. El movimiento reconfigura el panorama competitivo del DRAM y demuestra que quien controle la cadena de suministro de máscaras dominará el próximo ciclo.
Samsung inicia una carrera de cinco años de distancia
Samsung Electronics está apostando su futuro en DRAM a un solo cambio en la cadena de herramientas: pasar de máscaras fotolíticas de 6 a 12 pulgadas para litografía EUV de alta NA. La compañía confirmó su ingreso al consorcio de ASML para desarrollar el nuevo estándar de máscaras el 8 de mayo, junto con TSMC e Intel. SK Hynix está revisando su participación. Samsung, sin embargo, es la única que ha asumido un objetivo de producción masiva en 2028 para DRAM usando esta tecnología. Ese calendario es aproximadamente cinco años por delante de TSMC, que dice que no iniciará líneas piloto hasta 2031 y no alcanzará producción en volumen hasta 2033.
La diferencia importa más de lo que parece a simple vista. En chips de memoria, los nodos de proceso avanzan más rápido que en lógica. Un fabricante de DRAM que pueda producir en masa memoria procesada con EUV de alta NA para 2028 tendrá una ventana extendida para definir curvas de rendimiento, refinar reglas de diseño y fijar clientes antes de que el resto del sector siquiera posea el equipo.
La máscara es ahora el cuello de botella
La razón del cambio de tamaño de máscara es directa pero significativa. Las máquinas EUV de alta NA, que cuestan aproximadamente 400 millones de dólares cada una y cuentan con una apertura numérica de 0,55 frente a 0,33 de las generaciones anteriores, exponen patrones de circuitos con una resolución de aproximadamente 8 nanómetros. El problema es que la lente de mayor NA reduce a aproximadamente la mitad el área de exposición utilizable cuando se usan las máscaras existentes de 6 pulgadas. Los fabricantes se ven obligados a recurrir a la “combinación de obleas” — exponer die adyacentes por separado e intentar alinearlos durante el proceso de grabado. La combinación añade complejidad, ralentiza el rendimiento y eleva las tasas de defectos. Nada de eso es aceptable cuando intentas imprimir miles de millones de transistores para aceleradores de IA y memoria de centros de datos.
Una máscara de 12 pulgadas duplica el área de exposición en una sola etapa. La combinación de obleas se vuelve innecesaria. El rendimiento aumenta. La economía por unidad mejora. El movimiento no es incremental: es la diferencia entre una demostración de laboratorio y un piso de fábrica que pueda enviar producto.
Samsung está avanzando de forma agresiva en este frente. La compañía importó su primer sistema EUV de alta NA a Corea del Sur en marzo de 2024, meses antes que cualquier competidor. Ahora está utilizando ese equipo para validar condiciones de proceso y objetivos de rendimiento internamente mientras simultáneamente asegura acceso temprano al estándar de máscaras de 12 pulgadas a través del consorcio de ASML. La estrategia es tener diseños de DRAM y flujos de proceso listos para producción cuando las máscaras estén disponibles, en lugar de descubrir ambos problemas a la vez como harán los últimos en entrar.
SK Hynix está en una situación complicada
SK Hynix anunció que también planea introducir EUV de alta NA en la producción de DRAM para 2028. En papel, los cronogramas coinciden. En la práctica, la importación temprana de equipos de Samsung y su asiento confirmado en la mesa del estándar de máscaras de 12 pulgadas le otorgan una ventaja tangible en velocidad de ejecución. Si la revisión de participación de SK Hynix en el consorcio retrasa su acceso al nuevo estándar de máscaras, Samsung podría ampliar la brecha precisamente donde más importa: en rendimiento y costo por chip.
Esto no se trata solo de ser el primero. Se trata de quién define la ventana de proceso primero. Los fabricantes de memoria que aseguran el rendimiento en un nuevo nodo de litografía temprano capturan el segmento premium del mercado — memoria de alto ancho de banda para entrenamiento de IA, DRAM de servidor de baja latencia, los productos que cobran los mayores márgenes en cualquier ciclo. Quien llegue primero establece el diseño de referencia que sigue el resto de la industria.
TSMC juega un juego diferente
El cronograma posterior de TSMC — piloto en 2031, volumen en 2033 — refleja una priorización distinta. TSMC está enfocando la capacidad de EUV de alta NA en nodos de lógica avanzada, no en memoria. Eso no hace que el movimiento de Samsung sea menos importante. Memoria y lógica convergen cada vez más en la era de la IA. La HBM (memoria de alto ancho de banda) es esencialmente circuitos de nivel de lógica apilados sobre obleas de DRAM, y las mismas herramientas de alta NA y estándares de máscaras servirán a ambos. La ventaja inicial de Samsung en el desarrollo de procesos de memoria crea ventajas que se traslapan a su negocio de lógica también.
Intel, también miembro del consorcio, enfrenta sus propios desafíos de ejecución en memoria y es poco probable que dispute el liderazgo de Samsung en DRAM por estas razones. La verdadera competencia para Samsung es SK Hynix, no TSMC.
Qué cambia a continuación
La implicación inmediata es un reordenamiento de quién controla la distribución de márgenes del próximo ciclo de memoria. La estrategia de Samsung es clara: usar la transición de la cadena de herramientas como palanca para superar a su rival más cercano en el único segmento donde históricamente ha zascandiado: el liderazgo en procesos de DRAM. Si el objetivo de 2028 se mantiene, Samsung se convertirá en el primer fabricante de memoria en enviar productos hechos con la combinación completa de EUV de alta NA + máscara de 12 pulgadas. Eso establece la referencia del proceso.
El impacto en la cadena de suministro global es menor que la narrativa competitiva pero aún real. La capacidad de producción de máscaras de 12 pulgadas de ASML estará inicialmente limitada. TSMC, Samsung y potencialmente Intel competirán por asignación. Cualquier retraso en el suministro de máscaras podría comprimir la ventaja de cinco años de Samsung a algo más cercano a tres. Ese resultado beneficiaría desproporcionadamente a SK Hynix: es el único competidor con la capacidad de proceso para cerrar la brecha rápidamente si el cuello de botella de máscaras se alivia.
El compromiso de Samsung sinaliza confianza en que la transición de máscaras procederá en su cronograma. Es una lectura audaz del panorama de la cadena de herramientas, y una que determinará si Samsung recupera el liderazgo en memoria que perdió durante el ciclo anterior de DRAM — o se queda más atrás si la ejecución se resbala.