Por qué el EUV de alta-NA es el nuevo campo de batalla para los chips de última generación
Intel y ASML compiten por comercializar la litografía EUV de alta-NA, una tecnología que podría redefinir quién controla los chips más potentes. La apuesta de Corea de 2028 por los mismos equipos cuenta una historia diferente sobre dónde radica la próxima ventaja.
El equipo del que nadie habla está a punto de cambiarlo todo
Intel y ASML anunciaron una cooperación acelerada en litografía High-NA EUV durante una conferencia en Monterey la semana pasada. En la superficie, fue otro evento de la industria. Detrás de él se encuentra la decisión tecnológica más trascendental que enfrenta actualmente a la industria de los semiconductores.
High-NA EUV aumenta la apertura numérica de la litografía de ultravioleta extrema de 0,33 a 0,55. La diferencia suena pequeña. No lo es. Una NA más alta permite imprimir características más finas de forma directa, sin las etapas de multipatronado que actualmente obligan a las fábricas a procesar la misma capa dos, tres e incluso cuatro veces. Menos pasadas significan mayor rendimiento, menor costo por transistor y la capacidad de empujar los nodos más allá de lo que el equipo EUV actual puede alcanzar.
Intel afirma que ya ha procesado más de un millón de obleas a través del sistema High-NA EUV en su instalación de Hillsboro, Oregón. Algunas capas del procesador Core Ultra Series 3, construido en el nodo 18A, ya se están fabricando con la nueva maquinaria. La afirmación de Intel es clara: el rendimiento coincide o supera a las capas EUV convencionales en el proceso de clase 1,8 nanómetros.
Esa afirmación importa más que el número en sí. Si es cierta, significa que los primeros lotes de producción con High-NA EUV ya están entregando resultados tangibles. Y también significa que las empresas que no puedan acceder a este equipo, particularmente los foundries chinos, quedarán aún más rezagadas.
El problema del costurado que nadie resuelve fácilmente
Esto es lo que el anuncio no enfatiza lo suficiente: High-NA EUV no puede exponer un die grande en una sola pasada. El área de exposición es más pequeña que en generaciones anteriores. Para los chips demasiado grandes para caber en esa ventana, las fábricas deben usar costura, dividiendo el patrón en secciones, exponiendo cada una por separado y alineándolas con precisión al reconectarlas.
Intel y ASML siguen dos caminos. El camino a corto plazo extiende el uso de máscaras de 6 pulgadas con costura. El camino a largo plazo avanza hacia máscaras grandes de 6 por 12 pulgadas, lo que reduciría la cantidad de costuras y mejoraría el rendimiento. Ninguno de los dos caminos es trivial. La costura introduce errores de alineación. Las máscaras grandes requieren nuevos equipos, nuevas ventanas de proceso y nuevos métodos de inspección de defectos.
Esta es la razón por la que la transición a High-NA EUV no será instantánea. No se trata simplemente de comprar máquinas. Se trata de rehacer flujos de proceso enteros.
Corea apuesta por el otro lado de la herramienta
Samsung ha declarado que planea introducir High-NA EUV para la producción de memoria en 2028. Ese plazo va dos años por detrás de la implementación actual de Intel. Pero Samsung no espera pasivamente. La empresa ya está trabajando con ASML en el desarrollo de fotomáscaras y ha señalado que High-NA EUV ingresará a su línea de proceso de 1 nanómetro.
El momento cuenta una historia. Samsung está posicionando High-NA EUV específicamente para memoria —HBM, DRAM de próxima generación— en lugar de lógica de propósito general. Esa es una decisión deliberada. Los chips de memoria tienen restricciones de diseño diferentes a las de los dies de CPU o GPU. Pueden tolerar la costura de otra manera. Se benefician de un pitch más fino de formas que podrían no requerir el campo de exposición más grande posible.
SK Hynix, rival de Samsung en memoria, probablemente siga un camino similar. Ambas empresas coreanas están tratando High-NA EUV como una herramienta de aceleración de memoria, no como una jugada de lógica general. Eso deja la fabricación de lógica, donde viven los chips de IA, a TSMC y, cada vez más, a Intel.
Quién gana, quién pierde
Los ganadores de este cambio son evidentes: ASML, que enfrenta una demanda enorme de sus sistemas EXE:5000; Intel Foundry, que gana una capacidad diferenciada que puede ofrecer a sus clientes; y Samsung, que asegura una ventaja inicial en la implementación de High-NA EUV enfocada en memoria.
Los perdedores son menos visibles pero potencialmente más significativos. Los fabricantes de semiconductores chinos como SMIC ya operan sin acceso al equipo High-NA EUV. La brecha tecnológica que enfrentan se está ampliando. Las herramientas avanzadas de diseño de chips de empresas como Synopsys, que recientemente reportó una reducción del 22 por ciento en el esfuerzo de diseño de chips de IA para el proceso de 2 nanómetros de Samsung, también están restringidas para China. El efecto combinado es un piso de manufactura que no puede mantenerse al ritmo de la vanguardia.
Taiwán enfrenta un tipo diferente de presión. TSMC domina la fabricación de lógica avanzada, y Estados Unidos ha estado presionando para trasladar esa capacidad a suelo americano. La implementación de High-NA EUV en Oregón le da a Intel un posible pie de entrada en ese esfuerzo. Si se convierte en una ventaja estructural depende de si Intel puede sostener mejoras de rendimiento a escala.
Qué sucede a continuación
Los próximos doce meses revelarán si High-NA EUV puede cumplir su promesa para los chips de lógica más allá de las capas iniciales de demostración. El proceso 18A de Intel es el caso de prueba. Si la maquinaria demuestra ser confiable en múltiples capas y a través de la producción en volumen, otros foundries acelerarán sus propios plazos. Si los defectos y los problemas de alineación persisten, la industria podría retrasar la adopción y buscar mejoras incrementales en el EUV actual.
Para Corea, la pregunta es si el plazo de implementación de memoria en 2028 crea una ventana competitiva o una vulnerabilidad. Si la demanda de chips de IA continúa superando la oferta, los cuellos de botella de memoria podrían ralentizar todo el ecosistema. High-NA EUV podría ayudar, pero solo si Samsung y SK Hynix pueden avanzar lo suficientemente rápido para satisfacer la curva de demanda.
La tecnología no se trata solo de transistores más finos. Se trata de quién controla el piso donde se construye la próxima generación de computación. Las empresas y los países que dominen High-NA EUV primero establecerán los términos durante los próximos años.